Document made available under the Patent Cooperation Treaty (PCT)

International application number: PCT/FR05/000323

International filing date: 11 February 2005 (11.02.2005)

Document type: Certified copy of priority document

Document details: Country/Office: FR

Number: 0401479

Filing date: 13 February 2004 (13.02.2004)

Date of receipt at the International Bureau: 08 April 2005 (08.04.2005)

Remark: Priority document submitted or transmitted to the International Bureau in

compliance with Rule 17.1(a) or (b)





BREVET D'INVENTION

CERTIFICAT D'UTILITÉ - CERTIFICAT D'ADDITION

COPIE OFFICIELLE

Le Directeur général de l'Institut national de la propriété industrielle certifie que le document ci-annexé est la copie certifiée conforme d'une demande de titre de propriété industrielle déposée à l'Institut.

Fait à Paris, le 16 FEV. 2005

Pour le Directeur général de l'Institut national de la propriété industrielle Le Chef du Département des brevets

Martine PLANCHE

INSTITUT
NATIONAL DE
LA PROPRIETE
INDUSTRIELLE

SIEGE 26 bis, rue de Saint-Petersbourg 75800 PARIS cedex 08 Téléphone : 33 (0)1 53 04 53 04 Télécople : 33 (0)1 53 04 45 23 www.inpl.fr

रिकेटिका र देखीं जिल्ला मेल

•

.



BREVET D'INVENTION CERTIFICAT D'UTILITÉ

Code de la propriété intellectuelle - Livre VI



**26 bis, rue de Saint Pétersbourg 75800 Paris Cedex 08 Téléphone : 33 (1) 53 04 53 04 Télécopie : 33 (1) 42 94 86 54

REQUÊTE EN DÉLIVRANCE page 1/2

Marian Company of the	Résenré à l'INPI		Cet imprimé est à remplir lisiblement à l'encre noire	DB 540 @ W / 010		
REMISE DES-PIECES EV 2504 A PINPI DATE 69 INPILYON			NOM ET ADRESSE DU DEMANDEUR OU DU MA	NDATAIRE		
rien Oa 11761			À QUI LA CORRESPONDANCE DOIT ÊTRE ADRESSÉE			
N° D'ENREGISTREMENT	0401479	retern	Cabinet BEAU de LOMENIE			
N° D'ENREGISTREMENT NATIONAL ATTRIBUÉ PA		n.	51, avenue Jean-Jaurès B. P. 7073			
DATE DE DÉPÔT ATTRIB		U7.	D. F. 7073 .			
PAR L'INPI			69301 LYON CEDEX 07			
Vos références pour ce dossier (facultatif) 706020c3SLC/AMD				a		
Confirmation d'	'un dépôt par télécopie	☐ N° attribué par	r l'INPI à la télécopie			
ZI NATURE DE	LA DEMANDE	Cochez l'une des	d cases suivantes			
Demande de	: brevet	X	。 《西西斯·西西斯·西西斯·西西斯·西西斯·西西斯·西斯·西斯·西斯·西斯·西斯·西	######################################		
Demande de	certificat d'utilité	一				
Demande div		情				
	Demande de brevet initiale	N°	Data 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	1 .		
J			Date LILII	_ <u></u>		
	ande de certificat d'utilité initiale	N°	Date LIIII			
	on d'une demande de éen <i>Demande de brevet initiale</i>	N°	p. 1 . 1 . 1	1		
	INVENTION (200 caractères o		Date			
Procédé d'é	álaboration automatique d	e fichiers de descri	ption HDL de système électronique digital intégr	ré et		
systeme uiç	gital électronique intégré c	btenu				
	,					
Z DÉCLARATION	ON DE PRIORITÉ	Pays ou organisation				
OU REQUÊTI	E DU BÉNÉFICE DE	Date N°				
_	DÉPÔT D'UNE	Pays ou organisation	•			
		Date	l l l l l l l l l l l l l l l l l l l			
DEWRINDE M	intérieure française	Pays ou organisation	n !!! N°			
		The state of the s	tres priorités, cochez la case et utilisez l'imprimé	«Suite»		
COMPUTE THE PROPERTY OF THE P	R (Cochez l'une des 2 cases)	X Personne m	orale.			
Nom ou dénominati	a-niala	INSTITUT NATIO	NAL POLYTECHNIQUE DE GRENOBLE	AF-AP-CAS-CAS-CAS-CAS-CAS-CAS-CAS-CAS-CAS-CAS		
	lon sociale					
Prénoms		<u></u>				
Forme juridiqu N° SIREN	16		- Pulling and the second and the sec			
Code APE-NAF						
Oug /ii == i ii.						
Domicile	Rue		Service Recherche et Valorisation 46, avenue Félix Viallet			
UO ciègo	Code postal et ville		ENOBLE CEDEX 1			
siège	Pays	France	INODLE GEDEA 1			
Nationalité		Française				
N° de téléphone (facultatif)		N° de télécopie (facultatif)				
Adresse électronique (facultatif)		. 0				
		S'il y a plus d'un demandeur, cochez la case et utilisez l'imprimé «Suite»				

Ter depot



BREVET D'INVENTION CERTIFICAT D'UTILITÉ

REQUÊTE EN DÉLIVRANCE page 2/2



REMISE DESCENTE V ZEÓS PINPI DATE 69 INPILYON LIEU 0401479 N° D'ENREGISTREMENT NATIONAL ATTRIBUÉ PAR L'INPI					DB 540 @ W / 01080	
Vos références pour ce dossier : (facultalif)		706020c3SLC/AMD				
MANDATAIRE (s'il y a lieu)						
Nom		LE CACHEUX				
Prénom		Samuel				
Cabinet ou Société		Cabinet BEAU de LOMENIE				
N °de pouvoir permanent et/ou de lien contractuel						
Adraga	Adresse	Rue	51, avenue Jean-Jaurès B. P. 7073			
	Auresse	Code postal et ville		<u> 9 3 0 1 </u> LYON CEDEX 07		
	Pays		France			
N° de téléphone (facultatif)		0 472 76 85 30				
	N° de télécopio	-	04 78 69 86 82			
J. March	1 40 - 11 0 15 Ex 15 1 - 1	onique (facultatif)	contact@cabinetbeaudelomenie.fr			
	INVENTEUR (St. 151 Bank St.	Les inventeurs sont nécessairement des personnes physiques			
Les demandeurs et les inventeurs sont les mêmes personnes		Oui Non : Dans ce cas remplir le formulaire de Désignation d'inventeur(s)				
RAPPORT DE RECHERCHE		Uniquement pour une demande de brevet (y compris division et transformation).				
Établissement immédiat ou établissement différé		X				
Paiement échelonné de la redevance (en deux versements)		Uniquement pour les personnes physiques effectuant elles-mêmes leur propre dépôt Oui Non				
RÉDUCTION DU TAUX DES REDEVANCES		Uniquement pour les personnes physiques Requise pour la première fois pour cette invention (joindre un avis de non-imposition) Obtenue antérieurement à ce dépôt pour cette invention (joindre une copie de la décision d'admission à l'assistance gratuite ou indiquer sa référence): AG				
Si vous avez utilisé l'imprimé «Suite», indiquez le nombre de pages jointes						
L	OU DU MAND	ité du signataire) re : ACHEUX	Ac Carl		VISA DE LA PRÉFECTURE OU DE L'INPI	

La loi n°78-17 du 6 janvier 1978 relative à l'informatique, aux fichiers et aux libertés s'applique aux réponses faites à ce formulaire. Elle garantit un droit d'accès et de rectification pour les données vous concernant auprès de l'INPI.

10

15

20

25

30

La présente invention concerne, d'une part, le domaine technique de la conception, assistée par ordinateur (CAO), de systèmes électroniques digitals digitaux intégrés, encore appelés « puces électroniques » et, d'autre part, le domaine technique des puces électroniques obtenues.

De manière générale, la conception de systèmes électroniques complexes, destinés à être intégrés sur une même puce électronique, fait intervenir une phase d'élaboration d'une description du système électronique intégré dans un langage, dit de haut niveau (HDL – High level Description Language), à un niveau, dit de transfert des registres (RTL – Register Transfert Level). Les langages les plus communément utilisés, pour réaliser une telle description HDL, sont les langages Verilog ou VHDL, sans qu'il faille considérer que ces langages soient les seuls permettant une description HDL au niveau RTL d'un système électronique intégré.

La description d'un système électronique intégré en langages HDL se matérialise le plus souvent sous la forme d'un système de fichiers électroniques ou base de données de description pouvant alors être constitué par un seul et même fichier texte établi en langage HDL ou, au contraire, comprendre plusieurs fichiers textes de description, certains des fichiers correspondant à la description particulière de modules ou de parties du système intégré, tandis que d'autres fichiers décrivent l'interaction et les relations entre les différents modules et les liens existant entre ces derniers.

Pour obtenir une description de la puce électronique qui pourraient être qualifiée de matérielle par rapport à la description en langage HDL qui pourrait être qualifiée de fonctionnelle ou comportementale, il est réalisé, à partir du système de fichiers de description HDL, une synthèse ou compilation au moyen d'un outil informatique, généralement baptisé compilateur de silicium, permettant d'obtenir une description matérielle au niveau des portes logiques, en fonction de la technologie retenue, description encore appelée « net liste» « netlist » qui sera ensuite utilisée pour obtenir une représentation physique du système électronique intégré sous la forme de masques permettant la fabrication de la puce, conformément aux

10

15

20

25

30

différentes techniques connues, ces dernières n'entrant pas dans le cadre de la présente invention.

Un système électronique digital intégré ainsi obtenu doit, bien entendu, offrir une garantie de fiabilité et de fonctionnement conforme à l'objectif visé lors de sa conception.

Ainsi, il apparaît nécessaire, lors de la conception d'un système électronique, de prévoir des systèmes ou des moyens permettant d'en vérifier le parfait fonctionnement, de manière bien entendue automatisée, soit au moyen de dispositifs extérieurs qui seront connectés au système électronique intégré, une fois ce dernier fabriqué, soit au moyen, de systèmes de tests faisant partie intégrante du système électronique intégré obtenu.

De manière générale, une telle démarche, orientée vers la testabilité des systèmes électroniques intégrés, est qualifiée de technique de DFT, pour « Design For Test » : conception pour le test, et, de manière plus particulière, lorsqu'il est prévu d'incorporer au système électronique intégré ses propres moyens de test automatique, on parle de BIST, pour « Built In Self Test » : auto test intégré.

Une première démarche, en vue de vérifier le bon fonctionnement d'un système électronique digital intégré, consiste, tout d'abord, à vérifier le parfait fonctionnement des éléments mémoire, bascules ou « flip-flop » présents au sein du système intégré et destinés à stocker, temporairement, des résultats intermédiaires de traitement ou des valeurs de signaux. Il s'agit ici d'éléments mémoire locaux présents au sein des composants dits séquentiels. Ces derniers représentent la majorité des circuits intégrés complexes tels que les microprocesseurs ou les processeurs de traitement de signal. Un circuit séquentiel étant composé d'éléments de logique combinatoire et d'éléments séquentiels ou bascules à distinguer des éléments mémoires des modules de mémoire vive RAM ou morte ROM.

Le test des circuits séquentiels passe par une étape de génération de vecteurs de tests en utilisant des outils logiciels spécialisés dits ATPG pour

15

20

25

« Automatic Test Pattern Generators ». La qualité des vecteurs de test générés détermine la phase de test après fabrication et la capacité des vecteurs de test à révéler la présence des défauts. La génération de vecteurs de test de qualité nécessite la prise en compte des techniques de DFT telle que le SCAN. La technique de « SCAN », consistant à chaîner entre eux les différents éléments mémoire, de manière à obtenir une ou plusieurs chaînes qui seront activées dans le cadre d'un fonctionnement en mode test du circuit intégré. -

La mise en place des fonctionnalités de SCAN et du chaînage des éléments mémoire peut intervenir au niveau de la description matérielle (netlist) du circuit électronique digital intégré comme décrit dans le brevet US 6,311,317. Toutefois, compte tenu du nombre très important de portes logiques notamment, cette insertion effectuée de manière automatique ou semi-automatique requiert un temps très important de calcul. De plus, cette insertion est susceptible de perturber le fonctionnement en mode normal du système logique électronique intégré, de sorte que, après avoir procédé à ce chaînage des éléments au niveau de la description matérielle netlist, il peut apparaître nécessaire de modifier la conception du circuit et donc de réécrire la description en langage HDL de ce dernier, pour ensuite procéder à une nouvelle compilation silicium et une nouvelle insertion du chaînage des éléments mémoire au niveau netlist.

Or, ce processus itératif, qui peut s'avérer très long et consommateur de ressources matérielles et humaines, constitue un obstacle à la réduction du temps nécessaire pour la conception de systèmes électroniques intégrés fiables et performants.

Ainsi, il est apparu que, si l'intégration des fonctionnalités de scan SCAN pouvaient être effectuées au niveau de la description HDL avant la phase de synthèse, il serait possible d'obtenir une réduction substantielle du temps de conception du circuit électronique intégré.

10

15

20

25

30

Ainsi, une autre voie a été proposée consistant à incorporer les fonctionnalités, dites de chaînage ou de scan SCAN, au niveau RTL, dans le cadre de la description HDL du système électronique digital intégré.

Le brevet US 6 256 770 a, par exemple, proposé un procédé et un dispositif de mise en œuvre de fonctionnalité de test d'un système électronique intégré dans le cadre de sa description en langage HDL, prévoyant tout d'abord d'attribuer des portions de chaînes d'éléments mémoire à différents modules du circuit, puis de procéder à un ordonnancement de ces portions de chaînes d'éléments mémoire sur la base d'une analyse des relations fonctionnelles existant entre les éléments mémoire ou les vecteurs de données dans les descriptions HDL des modules pour, enfin, sur la base de cet ordonnancement, procéder à une insertion des instructions de chaînage dans la description en langage HDL du module concerné, de manière que, lors de la synthèse dudit module, le système électronique digital intégré incorpore, pour chaque module concerné, les circuits électroniques logiques nécessaires au test qui découle d'un tel chaînage.

Un tel procédé et dispositif permet, effectivement, une insertion automatique d'instructions HDL permettant d'obtenir, lors de la synthèse du circuit, les fonctionnalités de SCAN, permettant d'assurer la génération de vecteurs de test de bonne qualité pour le circuit intégré sous test :

Toutefois, il est apparu à l'usage que l'étape d'analyse des relations fonctionnelles, existant entre les différents vecteurs de données, dans le cade de la conception de systèmes électroniques digitaux intégrés particulièrement complexes, induit un temps de calcul afin de procéder à cette analyse des relations fonctionnelles, particulièrement important, de sorte que les bénéfices de l'insertion au niveau RTL en langage HDL des fonctionnalités de SCAN se trouvent amoindris, voire annulés par les temps de calcul ou la puissance de calcul requise pour procéder à cette insertion, conformément au brevet US 6 256 770.

10

15

20

25

30

Une demande de brevet US 2003/0023941 présente une autre manière de procéder à l'insertion automatique au niveau RTL d'instructions en langage HDL, permettant de mettre en œuvre les fonctionnalités de scan SCAN dans le système électronique intégré qui sera obtenu par la synthèse de la description HDL ainsi modifiée.

Selon ce document, l'insertion des chaînes de scan SCAN et des points de test au niveau RTL en langage HDL est effectuée en réalisant, tout d'abord, une analyse de la testabilité de la description en langage HDL du système électronique intégré.

Or, si la méthode proposée par la demande US 2003/0023941 permet, effectivement, une insertion automatique des instructions HDL correspondant à des fonctionnalités de SCAN après synthèse, l'analyse de testabilité se trouve être une étape particulièrement consommatrice de ressources de calcul ou de temps, de sorte que les gains, obtenus par la modification automatique au niveau HDL du système électronique intégré, se trouvent dans ce cas également minimisés par les temps de calcul d'analyse de testabilité.

Par ailleurs, la demande US 2003/0023941 propose également de procéder à l'insertion des chaînes SCAN en effectuant une identification pet une analyse des différents domaines d'horloge existants puis un calcul de minimisation des coûts de génération de test et de minimisation des domaines d'horloges. Or, cette analyse des domaines d'horloge et cette minimisation requiers également des ressources importantes.

Il apparaît donc le besoin d'une méthode qui, en assurant une insertion automatique dans le cadre de la description HDL au niveau RTL d'un système électronique digital intégré, des fonctionnalités de SCAN, permette de réduire substantiellement les temps de calcul, tout en offrant un système électronique digital intégré qui, après synthèse, présentera des performances au moins équivalentes à celles des systèmes intégrés qui seraient synthétisés à partir des descriptions HDL au niveau RTL traitées par les méthodes selon l'art antérieur.

10

15

20

25

30

Afin d'atteindre cet objectif, l'invention concerne un procédé d'analyse d'un ensemble de fichiers originaux de description d'un système électronique digital intégré dans un langage de description au niveau transfert de registres, dit langage HDL, en vue d'insérer de manière automatique dans les fichiers de description des instructions en langage HDL pour obtenir un nouvel ensemble de fichier de description en langage HDL du système électronique digital intégré incorporant des fonctionnalités de test de sorte que lors de la synthèse automatique du système électronique digital intégré à partir du nouvel ensemble de fichiers de description HDL le système électronique digital intégré obtenu incorpore une partie au moins les circuits électroniques logiques nécessaires au test du fonctionnement des éléments mémoires au moins.

Selon l'invention, le procédé d'analyse et d'insertion automatique est caractérisé en ce qu'il comprend les étapes suivantes:

- localisation automatique, dans les fichiers de description HDL orignaux des séquences d'instructions HDL qui, lors de la synthèse du système, seront à l'origine d'éléments mémoires,
- insertion, dans une partie au moins des fichiers de description HDL, de manière automatique séquentielle et sans analyse relationnelle ou fonctionnelle des éléments mémoire identifiés, d'instructions HDL assurant l'obtention, lors de la synthèse du système, d'une part, d'au moins une chaîne, dite de « SCAN », reliant les éléments mémoires et, d'autre part, des moyens de mise en œuvre du test dit de scan du circuit.

Au sens de l'invention, l'ensemble de fichiers de description HDL d'un système électronique digital intégré comprend un ou plusieurs fichiers de texte ou code ASCII qui décrivent en instruction HDL un, plusieurs ou tous les modules fonctionnels du système électronique digital intégré ainsi que les relations éventuelles existant entre les différents modules.

De même au sens de l'invention, il est effectué l'insertion de l'ensemble des instructions HDL nécessaire à la mise en œuvre du test dit de scan

10

15

20

25

30

SCAN à savoir notamment l'insertion des instructions permettant la mise du circuit à tester en mode de test, les instructions d'entrée de signal de test, de sortie de signal de test, les instructions de mise en œuvre d'une horloge de test, les instructions assurant le chaînage des éléments mémoire ainsi que les instructions de définition d'un contrôleur de test de SCAN sans que cette liste puisse être considérée comme possédant un caractère exhaustif ou exclusif d'autre fonctionnalité qui pourraient être nécessaire à la mise en œuvre du test.

Le procédé selon l'invention présente l'avantage du fait de l'insertion séquentielle des instructions de chaînage des éléments au fur et à mesure de leur apparition dans les pages de description HDL de ne pas nécessiter d'importantes ressources de calcul de sorte que le procédé selon l'invention peut être mis en œuvre sur un ordinateur, tel qu'un ordinateur personnel, tout en obtenant des temps de traitement moindres que ceux nécessaires pour la mise en œuvre des procédés selon l'art antérieur.

En effet, les inventeurs ont eu le mérite de mettre en évidence qu'il n'était pas nécessaire de procéder à une analyse, relationnelle ou fonctionnelle, ni même à une analyse de testabilité pour procéder à l'insertion des instructions HDL nécessaires à la mise en œuvre des fonctionnalités de SCAN et qu'une insertion séquentielle desdites instructions HDL, insertion qui pourrait être qualifiée d'insertion heuristique, au fur et à mesure de l'apparition dans les fichiers de descriptions HDL de ces instructions susceptibles d'engendrer des éléments de mémoire, permettait, en fin de compte, d'obtenir toutes les fonctionnalités de test des éléments mémoire du système électronique digital intégré sans en altérer les performances ni en augmenter de manière trop importante la surface.

Selon une caractéristique de l'invention, le procédé d'analyse et d'insertion automatique comprend une étape enregistrement du nouvel ensemble de fichiers de description HDL obtenus.

Selon une autre caractéristique de l'invention, afin d'éviter des violations des règles de scan SCAN lors de la synthèse du circuit à partir du

10

15

20

25

30

nouvel ensemble de fichiers de description HDL, le procédé d'analyse et d'insertion automatique comprend une phase d'identification des éventuels différents domaines d'horloge existants et l'étape d'insertion d'instructions HDL de chaînage d'éléments mémoire est alors réalisée de manière à créer au moins une chaîne de scan SCAN distincte pour chaque domaine d'horloge.

Par ailleurs, afin d'assurer une implémentation du scan SCAN au niveau RTL qui garantisse lors de la synthèse le respect des règles de scan SCAN, selon l'invention la dimension des variables ou signaux est déterminée avant l'étape d'insertion des instructions HDL de scan SCAN. Ainsi par exemple dans le cas de variable VHDL de type entier ou énumération, l'invention prévoit que la longueur des mots correspondant ou nombre de bits doit être fixé avant l'insertion des instructions VHDL de scan SCAN afin de garantir que les mémoires élémentaires constitutives de chaque mémoire sont bien chaînés entre-eux.

Ainsi, selon une autre caractéristique de l'invention, le procédé d'analyse et d'insertion automatique :

- comprend une étape d'analyse de l'ensemble de fichiers originaux de description HDL et de création d'au moins un fichier d'indexation comprenant, pour chaque objet et processus HDL, au moins le type et les coordonnées dans les fichiers de description HDL originaux,
- et l'étape de localisation des instructions HDL qui lors de la synthèse du circuit seront à l'origine d'éléments mémoires, comprend une phase de création d'un fichier de localisation des mémoires comprenant, pour chaque élément mémoire, au moins le nom de l'objet HDL correspondant, son type, sa dimension et ses coordonnées dans les fichiers de description HDL originaux.

De plus, dans la mesure où des informations sur la dimension de certaines variables seraient absentes de l'ensemble de fichiers originaux de description HDL, l'invention prévoit dans une forme préférée de mise en œuvre, une étape soit de définition automatique de cette dimension sur la

base d'une valeur par défaut prédéterminée soit de définition interactive avec un utilisateur du procédé.

Dans le même sens, et selon une variante de mise de œuvre préférée, le procédé conforme à l'invention vérifie, lors de l'insertion des instructions HDL de chaînage, la compatibilité des éléments mémoires entre eux. En effet, il n'est possible de chaîner que des éléments mémoires correspondant à des objets de même type et de même dimension compatible. Ainsi, en cas d'incompatibilité, l'invention prévoit de manière préférée mais non que l'étape d'insertion des instructions HDL de chaînage comprend soit une phase de transformation automatique du type et/ou de la dimension d'un ou des deux objets à l'origine du conflit, soit une phase de modification interactive avec l'utilisateur du type et/ou de la dimension d'un ou des deux objets à l'origine du conflit. En ce qui concerne la détection automatique et la correction de tels conflits correspondant à des erreurs de syntaxe ou grammaticales dans la mise en œuvre du langage, il est possible de se reporter à la demande de brevet US 2003/0033595.

Selon une autre caractéristique de l'invention, l'étape d'insertion d'instruction HDL de chaînage d'éléments mémoire comprend :

- une phase d'insertion d'instructions HDL de chaînage dit local d'éléments mémoires au niveau d'ensemble d'instructions HDL correspondant à un processus HDL de manière à obtenir lors de la synthèse au moins une chaîne distincte d'éléments mémoires pour chaque processus HDL,
- une phase d'insertion d'instruction HDL de chaînage, dit global, au niveau des fichiers de description HDL, de manière à obtenir, lors de la synthèse, au moins une chaîne d'éléments mémoire comprenant les chaînes d'éléments mémoire crées lors de la phase de chaînage local.

De manière général dans le cas du chaînage au sein même des processus on parle de chaînage dans le domaine séquentiel tandis que pour

20

10

15

25

le chaînage hors processus on parle de chaînage dans le domaine concurrent.

Ainsi, selon encore une caractéristique de l'invention, l'étape d'insertion automatique des instructions HDL comprend les phases suivantes :

5

- insertion d'instructions HDL correspondant à des signaux de test utilisés comme port d'entrée-sortie,
- insertion d'instructions HDL correspondant à des signaux intermédiaires de travail,

10

insertion, au niveau de chaque processus, d'instructions HDL assurant l'obtention, lors de la synthèse du circuit, d'au moins une chaîne, dite de « SCAN», reliant les éléments mémoires propres au processus,

 insertion d'instructions HDL assurant une affectation concurrente des chaîne des entrées et sorties des chaîne de SCAN en dehors des processus.

15

Selon l'invention, le procédé d'analyse et d'insertion d'instructions HDL peut être mis en œuvre dans le cadre de différents langages de description HDL, tels que Verilog ou VHDL, étant entendu qu'il ne s'agit là que d'exemples non limitatifs et que le procédé selon l'invention pourrait être mis en œuvre pour encore d'autres langages de description HDL.

20

De plus, le procédé peut également être mis en œuvre sur un ensemble hétérogène de fichiers originaux de description en langage HDL comprenant par exemple mais non exclusivement des fichiers de description établis en langage Verilog et d'autres établis en langage VHDL.

25

Ainsi, selon une autre caractéristique de l'invention, dans le cas de l'utilisation des langages Verilog et VHDL en tant que langages de description HDL, l'étape de localisation des instructions HDL à l'origine des éléments mémoire comprend :

30

une étape de recherche de processus synchronisés afin de détecter les objets affectés à l'intérieur de ces processus

10

15

20

25

30

- tout objet affecté à l'intérieur d'un processus et qui est lu dans un autre processus ou dans la partie concurrente du code HDL sera considéré comme un élément mémoire
- dans un processus synchronisé, tout objet affecté dans une branche d'une structure de contrôle « if » sans qu'il soit affecté dans toutes autres branches de cette même structure est considéré comme un élément mémoire
- dans un processus synchronisé, tout objet qui est lu avant d'être écrit est référencé comme un élément mémoire.

Dans une forme de mise en œuvre préférée du procédé selon l'invention et dans le cadre du chaînage local d'un processus décrit en langage VHDL, il est prévu une phase d'insertion d'instructions VHDL de définition de signaux intermédiaires destinés à reprendre les valeurs des chaînes de variables afin de permettre leur affectation et leur chaînage en dehors des processus.

Par ailleurs, selon l'invention, l'insertion automatique des instructions.

HDL doit être réalisée de manière à n'induire aucune dégradation de fonctionnelle du code en langage HDL du système électronique digital intégré de coriginal.

Selon une autre caractéristique de l'invention, afin de permettre une optimisation des chaînes de SCAN et une amélioration de la couverture de fautes après synthèse du système électronique digital intégré à partir du nouvel ensemble de fichiers de description HDL, sans qu'il soit nécessaire de modifier à nouveau la description en langage HDL et de mettre à nouveau en œuvre le procédé selon l'invention et éviter ainsi un allongement du temps de conception du circuit, il est créé des chaînes de SCAN programmable. A cet effet, l'étape d'insertion des instructions HDL de SCAN comprend une phase d'insertion d'instructions HDL qui lors de la synthèse généreront un mutliplexeur programmable intercalé entre au moins les éléments mémoire d'une chaîne de SCAN. De manière préférée, il est intercalé un tel multiplexeur entre tous les éléments mémoires successifs des chaînes de

10

15

20

25

30

SCAN. Bien entendu, il est également procédé à l'insertion des instructions HDL correspondant à un contrôleur des multiplexeurs intercalés dans les chaînes de SCAN.

L'invention concerne également un système électronique digital intégré ou système monopuce qui comprend au moins un module fonctionnel de logique combinatoire et des éléments mémoires associés ainsi que des moyens de test de type SCAN comprenant au moins une chaîne d'éléments mémoires. Selon l'invention, le système électronique digital intégré est caractérisé en ce qu'il comprend des moyens de reconfiguration programmable de la chaîne SCAN.

Selon une autre caractéristique de l'invention, toujours en vue l'améliorer les capacités de test du circuit qui sera obtenu à partir du nouvel ensemble de fichier de description HDL, le procédé comprend une étape d'insertion d'instructions HDL dont la synthèse sera à l'origine de moyens intégrés d'auto test (BIST) du système électronique digital intégré. De tel moyens comprennent au moins un générateur automatique de vecteurs de test (TPG – Test Pattern Generator), des moyens d'analyse de la réponse du système électronique et des moyens de contrôle du test. Selon une caractéristique préférée de mise en œuvre de l'invention, le générateur automatique de vecteurs de test est conçu de manière que la séquence d'initialisation du registre à décalage à contre réaction linéaire plus communément connu par le PRPG (Parallel Random Pattern Generator) soit programmable. Par ailleurs, selon une caractéristique préférée de mise en oeuvre de l'invention, la structure de génération de vecteurs de test et celle de l'analyse des réponses se basent sur la structure de SCAN programmable citée ci-dessus.

L'invention concerne, également, un dispositif de conception automatisé en langage de description au niveau transfert de registres, dit langage HDL d'un système complet ou d'une partie de système électronique digital intégré, dispositif comprenant au moins une unité de calcul, une unité de mémoire et une unité de stockage de fichiers, caractérisé en ce que l'unité

de stockage comprend des fichiers de description en langage HDL du système ou de la partie de système électronique intégré et en ce que les unités de calcul et de mémoire sont adaptées pour générer, en mettant en œuvre le procédé selon l'invention et à partir des fichiers de description HDL, de nouveaux fichiers de description HDL du système ou de la partie de système qui incorporent des instructions HDL, de manière que le système ou la partie de système électronique digital intégré obtenu à partir des nouveaux fichiers incorpore une partie au moins des circuits électroniques logiques nécessaires au test du fonctionnement des éléments mémoire au moins.

Dans une forme préférée de réalisation le dispositif comprend un ordinateur personnel mettant en oeuvre un programme dont l'exécution permet la mise en œuvre du procédé selon l'invention.

L'invention concerne aussi un support de données lisibles par ordinateur sur lequel est enregistré un programme dont l'exécution par un ordinateur permet la mise en œuvre du procédé selon l'invention.

Les figures 1 et 2 illustrent des exemples d'organigramme de mise en œuvre du procédé selon l'invention.

Les figures 3 à 10 illustre des fichiers de description en langage HDL utilisés et générés au cours de la mise en œuvre du procédé selon l'invention.

1- Approche « Scan reconfigurable »

10

15

20


25

L'approche de scan reconfigurable consiste à permettre à un concepteur de revenir sur le choix lié à la configuration des chaînes de scan qui sont construites au niveau RTL. Ce choix peut être modifié soit au niveau logique une fois la « netlist » obtenue soit lors du test réel des circuits intégrés en post-production.

La reconfiguration des chaînes de scan consiste à redéfinir les paramètres 30 suivants :

> Taille des chaînes de scan


- Configuration physique d'une ou de plusieurs chaîne de scan (éléments mémoires monolithiques constituant la chaîne de scan appelés « scan-chain » dans la figure).
- Comme illustré dans la figure ci-dessous, une telle reconfiguration passe par l'implantation au niveau RTL d'un contrôleur (configuration contrôleur) agissant sur les éléments de reconfiguration appelés commutateurs ou « switch configurators ». Le rôle d'un commutateur est de permettre l'activation d'une connexion selon la séquence de configuration activée au niveau du contrôleur.




2- Approche « BIST et reprogrammation des séquences d'initialisation

L'architecture BIST est résumée dans la figure ci-dessous :

Circuit intégré



La structure de génération de vecteurs de test ou TPG ainsi que celle liée à la compression des résultats ou ORA est basée sur une structure dite de LFSR (Linear Feedback Shift Register) :



Les modules en couleur correspondent à des portes « ou exclusif » et celles en vert à des éléments de mémorisation ou bascules.

Contrairement à la structure ORA, aucune entrée extérieure n'est requise pour le TPG.

Concernant la structure de génération de vecteurs de test (TPG), la valeur initiale des bascules détermine la séquence de vecteurs de test générée et par conséquent la capacité de la séquence de test à détecter des défauts.

L'approche BIST d consiste à reprogrammer cette séquence d'initialisation une fois l'étape de synthèse logique effectuée. Les conditions de reprogrammation dépendent de la « netlist » obtenue ainsi que des résultats obtenus de l'outil de génération de vecteurs de test (ATPG). La reprogrammation de la séquence initiale passe par l'implantation au niveau RTL d'un contrôleur BIST qui agira directement sur les différences bascules constituant le LFSR.

REVENDICATIONS

1 - Procédé d'analyse d'un ensemble de fichiers originaux de description d'un système électronique digital intégré dans un langage de description au niveau transfert de registres, dit langage HDL, en vue d'insérer de manière automatique dans les fichiers de description des instructions en langage HDL pour obtenir un nouvel ensemble de fichier de description en langage HDL du système électronique digital intégré incorporant des fonctionnalités de test de sorte que lors de la synthèse automatique du système électronique digital intégré à partir du nouvel ensemble de fichiers le système électronique digital intégré obtenu incorpore une partie au moins les circuits électroniques logiques nécessaires au test du fonctionnement du circuit global,

procédé caractérisé en ce qu'il comprend les étapes suivantes :

- localisation automatique, dans les fichiers de description HDL orignaux des séquences d'instructions HDL qui, lors de la synthèse du système, seront à l'origine d'éléments mémoires,
- insertion, dans une partie au moins des fichiers de description HDL, de manière séquentielle automatique et sans analyse relationnelle ou fonctionnelle des éléments mémoire identifiés, d'instructions HDL assurant l'obtention, lors de la synthèse du système, d'au moins une chaîne, dite de « SCAN», reliant les éléments mémoires,
- enregistrement du nouvel ensemble de fichiers de description HDL obtenus.
- 2 Procédé d'analyse et d'insertion automatique selon la revendication 1 ou 2, caractérisé en ce que l'étape d'insertion d'instruction HDL de chaînage d'éléments mémoires comprend :
 - une phase d'insertion d'instructions HDL de chaînage dit local d'éléments mémoires au niveau d'ensemble d'instructions HDL correspondant à un objet HDL de manière à obtenir lors de la synthèse au moins une chaîne distincte d'éléments mémoires pour chaque objet HDL,

20

25

30

5

10

10

15

20

25

- une phase d'insertion d'instruction HDL de chaînage, dit global, au niveau des fichiers de description HDL, de manière à obtenir, lors de la synthèse, au moins une chaîne d'éléments mémoire comprenant les chaînes d'éléments mémoire crées lors de la phase de chaînage local.
- **3 -** Procédé d'analyse et d'insertion automatique selon revendication 1 ou 2, caractérisé :
 - en ce qu'il comprend une étape d'analyse de l'ensemble de fichiers originaux de description HDL et de création d'au moins un fichier d'indexation comprenant, pour chaque objet et processus HDL, la liste des unités de conception si elles existent (entité, librairie, paquetage), pour chaque unité de conception l'ensemble des déclarations, chaque déclaration comprenant le numéro de ligne, le nom de l'objet, son type, sa taille ainsi que le type de construction de contrôle associée,
 - et en ce que l'étape de localisation des instructions HDL qui lors de la synthèse du circuit seront à l'origine d'éléments mémoires, comprend une phase de création d'un fichier de localisation des mémoires comprenant, pour chaque élément mémoire : le nom de l'objet, le fichier de référence, le type, la taille de l'objet ainsi que le nom de l'architecture.
- **4 -** Procédé d'analyse et d'insertion automatique selon la revendication 3, caractérisé en que l'étape d'insertion automatique des instructions HDL comprend les phases suivantes :
 - insertion d'instructions HDL correspondant à des signaux de test utilisés comme port d'entrée-sortie, lors du chaînage global,
 - insertion d'instructions HDL correspondant à des signaux intermédiaires de travail ceci concerne le cas où il s'agit de chaîner des éléments de mémoire entre plusieurs processus où impliquant des ports primaires d'entrée/sortie.

insertion, au niveau de chaque processus, d'instructions HDL assurant l'obtention, lors de la synthèse du circuit, d'au moins une chaîne, dite de «SCAN», reliant les éléments mémoires propres au processus,

- insertion d'instructions HDL assurant une affectation concurrente des pour le chaînage global des éléments mémoires en dehors des processus.
- 5 Dispositif de conception automatisée en langage de description au niveau transfert de registres, dit langage HDL d'un système complet ou d'une 10 partie de système électronique digital intégré, dispositif comprenant moins une unité de calcul, une unité de mémoire et une unité de stockage de fichiers, caractérisé en ce que l'unité de stockage comprend des fichiers de description en langage HDL du système ou de la partie de système électronique intégré et en ce que les unités de calcul et de mémoire sont 15 adaptées pour générer, en mettant en œuvre le procédé selon l'une des revendications à 1 à b et à partir des fichiers de description HDL, de nouveaux fichiers de description HDL du système ou de la partie de système qui incorporent des instructions HDL, de manière que le système ou la partie de système électronique digital intégré obtenu à partir des nouveaux fichiers 20 incorpore une partie au moins des circuits électroniques logiques nécessaires au test du fonctionnement des éléments mémoire au moins.

1er dépôt

Program modules.

Analyze - Parses the hdl source file and gets the necessary circuit structure information

Input: HDL source file; Output; VIF File, Project file Get_memory – Detects the memory elements of the circuit

Input: VIF File; Output; MEM File

Build_Scan - Builds the scan chains according to the chosen method (Full Scan, Partial Scan, Custom Scan)

Input: MEM file; Output; Scan file or Reconstruction File Build hierarchy model – Builds the circuit scanned hierarchical model

Input: Project File; Output; Reconstruction File

Reconstruction – Inserts the scan chains into the HDL source file and connects the hierarchical chains

Input: HDL source file, Reconstruction File; Output; Scanned HDL File




Figure 1 : organigramme procédé d'insertion automatique instruction de SCAN

Program modules.

System Graph generator – Given a VHDL or a Veilog description, it generates a graph where edges are related to combinational logic and nodes represent memory elements.

Testability Enhancement Block – This module adds new edges to the graph to enhance the controllability and the observability to nodes.

HiDFT-Scan – This is the software that generates scan automatically.

Pseudorandom test generation – it allows the selection of the size of test vectors and the parameters that are necessary for the test generation block

ATPG and compression architecture block – this block implemented in RTL allows the effective generation of test patterns and the compression of the obtained results. Final signatures are sent to the outputs through the scan chain.




Figure 2 : Organigrame procédé

1er gepot

```
EXEMPLE fichier VHDL sans SCAN - page 2/2
```

```
code : U2,

end 1f( trus-1:) then

if (trus-1:) then

if (trus-1:) then

code: code:
code: code: code:
code: code: code:
code: code: code:
code: code: code:
code: code: code:
code: code: code:
code: code: code:
code: code: code:
code: code: code:
code: code: code:
code: code: code:
code: code: code:
code: code: code:
code: code: code:
code: code: code:
code: code: code:
code: code: code:
code: code: code:
code: code: code:
code: code: code:
code: code: code:
code: code: code:
code: code: code:
code: code: code: code:
code: code: code: code:
code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code: code:
```

Fa; 3

Exemple de fichier d'indexation VHDL - page 1/2

```
Exemple de fichier d'indexation VHDL - page 1/2

LIERANY I [ seed ] / Fryny' d'our tré nouver-de-ligne ab-min 1'est les |

LIERANY I [ seed ] / Fryny' d'our tré nouver-de-ligne ab-min 1'est les |

LIERANY I [ seed ] / Fryny' d'our tré nouver-de-ligne ab-min 1'est le  |

LIERANY I [ seed ] / Fryny' d'our tré nouver-de-ligne ab-min 1'est le  |

LIERANY I [ seed ] / Fryny' d'our tré nouver-de-ligne ab-min 1'est le  |

LIERANY I [ seed ] / Fryny' d'our tré nouver-de-ligne ab-min 1'est le  |

LIERANY I [ seed ] / Lierany I [ seed ] / Lierany I [ seed ] |

LIERANY I [ seed ] / Fryny' d'our tré nouver-de-ligne ab-min 1'est le  |

LIERANY I [ seed ] / Fryny d'our tré nouver-de-ligne ab-min 1'est le  |

LIERANY I [ seed ] / Lierany I [ seed ] | Lierany I [ seed ] |

LIERANY I [ seed ] / Lierany I [ seed ] | Lierany I [ seed ] |

LIERANY I [ seed ] / Lierany I [ seed ] | Lierany I [ seed ] |

LIERANY I [ seed ] / Lierany I [ seed ] | Lierany I [ seed ] |

LIERANY I [ seed ] / Lierany I [ seed ] | Lierany I [ seed ] |

LIERANY I [ seed ] / Lierany I [ seed ] | Lierany I [ seed ] |

LIERANY I [ seed ] / Lierany I [ seed ] | Lierany I [ seed ] |

LIERANY I [ seed ] / Lierany I [ seed ] | Lierany I [ seed ] |

LIERANY I [ seed ] / Lierany I [ seed ] | Lierany I [ seed ] |

LIERANY I [ seed ] / Lierany I [ seed ] | Lierany I [ seed ] |

LIERANY I [ seed ] / Lierany I [ seed ] | Lierany I [ seed ] |

LIERANY I [ seed ] / Lierany I [ seed ] | Lierany I [ seed ] |

LIERANY I [ seed ] / Lierany I [ seed ] | Lierany I [ seed ] |

LIERANY I [ seed ] / Lierany I [ seed ] | Lierany I [ seed ] |

LIERANY I [ seed ] / Lierany I [ seed ] | Lierany I [ seed ] |

LIERANY I [ seed ] / Lierany I [ seed ] | Lierany I [ seed ] |

LIERANY I [ seed ] / Lierany I [ seed ] | Lierany I [ seed ] |

LIERANY I [ seed ] / Lierany I [ seed ] | Lierany I [ seed ] |

LIERANY I [ seed ] / Lierany I [ seed ] | Lierany I [ seed ] |

LIERANY I [ seed ] / Lierany I [ seed ] | Lierany I [ seed ] |

LIERANY I [ seed ] / Lierany I [ seed ] | Lierany I [ seed ] |
```

Exemple de fichier d'indexation VHDL - page 2/2

```
Exemple de henier d'indexation Vill

INSTRUCTION 97 AFFECT [ (a1 ] AFFECTED_BY [ rul ]
INSTRUCTION 190 AFFECT [ (a2 ] AFFECTED_BY [ rul ]
INSTRUCTION 100 AFFECT [ (a2 ] AFFECTED_BY [ rul ]
INSTRUCTION 100 AFFECT [ (a2 ] AFFECTED_BY [ rul ]
INSTRUCTION 100 AFFECT [ (a2 ] AFFECTED_BY [ rul ]
INSTRUCTION 100 AFFECT [ (a2 ] AFFECTED_BY [ rul ]
INSTRUCTION 100 AFFECT [ (a2 ] AFFECTED_BY [ (a3 ] AFFECTED_BY [
```

1er dépôt 5/10

exemple-ment-vhdl - page 1/1

exemple-mem-vhdl

5_O grant_o CLOCK 35 std_logic_vector (3.0) b03 BEHAV /signal-variable non loricope-syschronisation type taille rom estité non profite non stricte non

花了

```
1er dépô
```

```
library ieee;
use ieee.std_logic_1164.all;
   entity b03 is
        port (
   --Declaration of scom_en, acom_in, acom_cut----
   SCAN ES : in sud logic:
SCAN | IN - In std logic:
SCAN | OUT : out and logic:
                CLOCK : in std_logic;
RESET : in std_logic;
request1 : in std_logic;
request2 : in std_logic;
request3 : in std_logic;
request4 : in std_logic;
grant_0 : out std_logic_vector(3 downto 0)
};
 architecture BEHAV of b03 is
 -- Internal scan signals declaration--- signal grant_o_scan : and_logic_vector (3 downto 0);
              constant INIT : std_logic_vector(1 downto 0) :="00";
constant ANALISI_REQ : std_logic_vector(1 downto 0) :="01";
constant ASSIGN_CONST : std_logic_vector(1 downto 0) :="10";
signal c] : std_logic_vector(2 downto 0);
                                                                  : std_logic_vector(2 downto 0) :="100";
: std_logic_vector(2 downto 0) :="010";
: std_logic_vector(2 downto 0) :="010";
: std_logic_vector(2 downto 0) :="111";
                constant U1
process (CLOCK, RESET)
     variable coda0 : std_logic_vector(2 downto 0);
variable coda1 : std_logic_vector(2 downto 0);
variable coda2 : std_logic_vector(2 downto 0);
variable coda3 : std_logic_vector(2 downto 0);
variable stato : std_logic_vector(1 downto 0);
variable ful,ruz,ru3,ru4 : std_logic;
variable ful,fuz,fu3,fu4 : std_logic;
variable grant : std_logic_vector(3 downto 0);
              begin
```

EXEMPLE Fichier VHDL Avec SCAN page 1/4

```
EXEMPLE Fichier VHDL Avec SCAN page 2/4

if RESET='1' Chen

stato:=NNTT;
codd0:="0000";
codd1:="0000";
codd2:="0000";
codd3:="0000";
ru1:='0';
fu1:='0';
ru2:='0';
fu2:='0';
ru3:='0';
ru3:='0';
fu3:='0';
fu3:='0';
    cu4:='0';
fu4 ='0';
fu4 ='0';
grant.**D000";
grant_o.scan <="0000";
case SCM_EN is
when is' >
when is' >
when is one
                                                                                                                                                                           fu3:='0'.
ru4:='0':
                                            Grant_o_scan(i) <= grant_o_scan(i);
coda(i) <= coda(i);
coda(i) <=
             -- Scan mode -- -- --
                                                   state(1):=state(0);
state(0):=sCAU_1_IN;
when others ...
  ~-Normal mode-----
                                                 case stato is when ANALISI_REQ =>
                                                                                                                                                     c3 <=coda3;
grant_o_scan <=grant;
```

A

```
EXEMPLE Fichier VHDL Avec SCAN page 3/4

if (rul='1') then

if (ful='0') then

coda: coda:
coda: coda: coda:
coda: coda: coda:
coda: coda: coda: coda:
coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda: coda:
                                                                                                                                                                                           coda0 := U2;
end if;
elsif (ru3='1') then
if (fu3='0') then
coda3 := coda2;
coda1 := coda0;
coda0 := U3;
end if.
                                                                                                                                                                                coda0 := U3;

ord if;

elsif (ru4-'1') then

if (fu4-'0') then

coda3 := coda2;

coda1 := coda2;

coda1 := coda0;

coda0 := U4;

end if;

end if;
                                                                                                   fu1:=ru1;
fu2:=ru2;
fu3:=ru3;
                                                                                                   fu4: = ru4:
                                                                                                                                                                                                                  stato: =ASSIGN_CONST;
when ASSIGN_CONST =>
    if ((ful or fu2 or fu3 or fu4)+'1') then case coda0 is
                                                                                                                                                                                                                                                                     when Ul 35
                                                                                                                                                                                                                                                                 grant: ="0001";
when others =>
                                                                                                                                                                                                                                                                                                                                       grant: ="0000";
                                                                                                                                                                         end case:
                                                                                                                                                                         coda0:=coda1;
coda1:=coda2;
coda2:=coda3;
coda3:="000";
                                                                      cousi.-
cousi.
```

```
EXEMPLE Fichier VHDL Avec SCAN page 4/4
stato: a ANALISI_REQ;
when INIT =>
                            rul := requestl;
ru2 := request2;
ru3 := request3;
ru4 := request4;
stato:= ANALISI_REQ;
               when others wa
     end case:
     end case
end case;
--End mod scan----
end if;
end process;
end BEHAV:
```

7/10

```
EXEMPLE de fichier multiprocess Verilog sans scan

// Example of Multiple Processes Verilog sans scan

module example_4_processes (RESET, CLOCK, ENABLE, D_IN, A_0_OUT, B_0_GUT, C_0_OUT, D_0_GUT);

input RESET, CLOCK, ENABLE;
input [7:0] B_0_OUT;
output [7:0] B_0_OUT;
output [7:0] B_0_OUT;
output [7:0] B_0_OUT;
ceg [7:0] B_0_OUT;
reg [7:0] B_0_OUT;
reg [7:0] B_0_OUT;
reg [7:0] C_0_OUT;
reg [7:0] C_0_OUT;

// D flip-flop
always ©(posedge CLOCK)
begin

and

// Flip-flop with asynchronous reset.
always @(posedge CLOCK)
begin

end

// Flip-flop with asynchronous set
always @(posedge CLOCK)
begin

if (RESET)

C_0_OUT = B_IN;
end

// Flip-flop with asynchronous set
always @(posedge CLOCK)
begin

if (RESET)

C_0_OUT = B'bhillilli;
else

C_0_OUT = D_IN;
end

//Flip-flop with asynchronous reset & clock enable
always @(posedge CLOCK)
begin

if (RESET)

C_0_OUT = D_IN;
end

//Flip-flop with asynchronous reset & clock enable
always @(posedge CLOCK)
begin

if (RESET)

C_0_OUT = B_IN;
end

sndmodule
```

Faig 7

```
Exemple fichier indexation Verilog - page 1/1
```

```
Exemple fichier indexation Verilog - page I/I

MODULE S example_A_processes { A_0_out B_0_out clock c_0_out 0_in d_0_out enable reset }

DECLARATION 7 INPUT 50:05 { CLOCK ENABLE RESET }

DECLARATION 9 INPUT 57:05 { A_0_out }

DECLARATION 9 INPUT 57:05 { B_0_out }

DECLARATION 10 OUTPUT 57:05 { B_0_out }

DECLARATION 10 CUTPUT 57:05 { B_0_out }

DECLARATION 11 CUTPUT 57:05 { C_0_out }

DECLARATION 12 OUTPUT 57:05 { D_0_out }

DECLARATION 14 REG 57:05 { B_0_out }

DECLARATION 14 REG 57:05 { D_0_out }

DECLARATION 16 REG 57:05 { D_0_out }

DECLARATION 16 REG 57:05 { D_0_out }

DECLARATION 16 REG 57:05 { D_0_out }

DECLARATION 17 REG 57:05 { D_0_out }

DECLARATION 17 REG 57:05 { D_0_out }

DECLARATION 17 REG 57:05 { D_0_out }

PROCESS 20 { CLOCK }

INSTRUCTION 22 AFFECT { A_0_out } AFFECTED_BY { D_IN }

END PROCESS 23

PROCESS 26 { CLOCK }

STHERD CLU 26 { CLOCK }

BEGIN_ECV 28 CLOCK }

INSTRUCTION 29 AFFECT { B_0_out } AFFECTED_BY { D_IN }

END PROCESS 12

PROCESS 35 { CLOCK }

SECON_SECO X 35 { CLOCK }

BEGIN_ECV 37 CLOCK }

BEGIN_ECV 37 CLOCK }

INSTRUCTION 39 AFFECT { C_0_out } AFFECTED_BY { D_IN }

END PROCESS 41

PROCESS 44 { CLOCK }

BEGIN_ECV 46 (CLOCK )

BEGIN_ECV 46 (CLO
```

F2; 9

```
EXEMPLE de fichier multiprocess Verilog - page 1/2
```

```
// Example of Hultiple Processes Verilog
                      module example i processes i SCAN_EH, SCAN_TH_0001, SCAN_CUT_0001, SCAN_IH_0002, SCAN_CUT_00002, SCAN_CUT_0003, SCAN_CUT_0003, SCAN_CUT_0004, SCAN_CUT_0004,
                           //Declaration of scen_en, scan_in, scan_out
             input RESET, CLOCK, EHABLE; input [7:0] 0, 10; output [7:0] $\tilde{\chi}$0 OUT; output [7:0] $\tilde{\chi}$0 OUT; output [7:0] $\tilde{\chi}$0 OUT; output [7:0] $\tilde{\chi}$0 OUT;
                                           // D flip-flop
always c(posedge GLOCK)
  end
elac
begin
end A_O_OUT = D_III;
end condition
      end
olec
begin
if (RESET)
B_O_CUT = a'boccouduc;
```

```
EXEMPLE de fichier multiprocess Verilog - page 2/2
  else
8_0_CUT - 0_1H:
```

```
end
//end scan condition
                                                      // Plip-flcp with asynchronous set
always liposedge CLOCK)
      end
else
begin
C_O_OUT - 8'bllllllll;
else
C_O_OUT - D_IH;
               end
//end scan condition
                                          //Flip-flop with asynchronous reset a clock enable always *(posedge CLOCK)
Liveys 2 (possedge Curan begin it (GCAV_EN) begin begin it (GCAV_EN) begin polymerate (GCAV_EN) begin it (GC
```

if (RESET)

D_O_OUT = 0'b00000000;

cles if (RHARLE)

D_O_OUT = D_IN;

end end //end scan condition endmodula

, *i* ' . .